0
| 本文作者： 包永剛 | 2023-10-27 15:29 |
作者 | 包永剛
編輯 | 王 川
2016年AlphaGo與李世石的人際圍棋大戰(zhàn)結(jié)束后，芯片工程師劉強感受到了突如其來的變化。
6年沒更新的PCIe3.0標準，在2017年突然升級到PCIe4.0。隨后的2019年和2021年，PCIe5.0和PCIe6.0相繼發(fā)布，這個速度讓劉強感到意外。
“通常而言，通信協(xié)議標準大概5年演進一代，現(xiàn)在變成了2年就迭代一次。”劉強恍然大悟，AI應(yīng)用持續(xù)爆發(fā)帶來的大量數(shù)據(jù)，讓高性能計算（HPC）和數(shù)據(jù)中心的數(shù)據(jù)傳輸帶寬成為了瓶頸。
PCIe這個高速總線標準，就像是HPC和數(shù)據(jù)中心內(nèi)部的高速公路，連接著計算、存儲等組件，數(shù)據(jù)太多導(dǎo)致系統(tǒng)出現(xiàn)了擁塞。
與AI一樣，自動駕駛汽車也考驗著傳統(tǒng)HPC系統(tǒng)。
新思科技總裁Sassine Ghazi在2023新思科技開發(fā)者大會上指出：“如今，一輛現(xiàn)代化的汽車上大概運行著1億行代碼，到2030年將超過3億行。3億行是個什么概念呢？比如新思科技，我們已經(jīng)深耕軟件行業(yè)多年，產(chǎn)品種類豐富而全面，我們公司有大約3億行代碼量。”
自動駕駛汽車、AI、云計算、短視頻興起帶來的數(shù)據(jù)爆炸式增長，像是“突然”改變了HPC行業(yè)。
各種應(yīng)用對數(shù)據(jù)中心系統(tǒng)計算、存儲和網(wǎng)絡(luò)帶寬的性能要求更高，需求還各不相同，此時需要的是最全面的EDA工具和可配置的IP，而新思科技推出的業(yè)界領(lǐng)先的全面HPC和數(shù)據(jù)中心解決方案正是最優(yōu)解。
數(shù)據(jù)爆發(fā)，高性能計算「突變」
高性能計算（HPC）這個概念在20世紀五六十年代出現(xiàn)時，只有氣象、航天等少數(shù)應(yīng)用有需求。
云計算、AI和自動駕駛汽車的飛速發(fā)展，短視頻的興起，在線購物席卷全球，即時通信軟件不斷普及，讓高性能計算不再局限在少數(shù)領(lǐng)域。
如果把HPC硬件比作建房子，以前只有幾個人能買得起房子，這是取少數(shù)幾個人對房子需求的最大公約數(shù)，建出標準化的房子就足夠。現(xiàn)在成千上萬人都有買房子的需求，并且每個人對房子的功能和裝修要求各不相同，必須要造出差異化的房子。
在芯片行業(yè)工作了20多年的芯片工程師趙偉，深切感受到這種突變是在短視頻興起之時。
“短視頻興起前，沒人想過同一個視頻會被上千萬人甚至上億人在各種手機、平板電腦、PC上觀看。”趙偉意識到，“短視頻的火爆需要上層軟件對不同客戶端做適配，下層的硬件和網(wǎng)絡(luò)帶寬也要做相應(yīng)的匹配。”
隨著短視頻、線上購物、即時通信等行業(yè)的競爭日趨激烈，提升產(chǎn)品體驗和實現(xiàn)差異化功能變成主旋律，上層需求向基座技術(shù)傳導(dǎo)，HPC和數(shù)據(jù)中心硬件設(shè)施要全面升級。
服務(wù)器和云計算服務(wù)的芯片從純CPU單一架構(gòu)，走向了CPU+GPU，再朝著CPU+GPU+DPU的多架構(gòu)方向，算力、系統(tǒng)復(fù)雜性都呈現(xiàn)指數(shù)級增加。
解決復(fù)雜問題一定要有系統(tǒng)性思維，作為全球EDA、IP和軟件安全解決方案的領(lǐng)導(dǎo)者，新思科技前瞻性的提出了“SysMoore”理念。
Sassine Ghazi說，“如今，芯片設(shè)計已經(jīng)從規(guī)模復(fù)雜性向系統(tǒng)復(fù)雜性轉(zhuǎn)變，對軟硬件的交叉點進行優(yōu)化才是科技創(chuàng)新的真正推動力，因此新思科技提出了‘SysMoore’， 即從系統(tǒng)層面開展芯片設(shè)計，在傳統(tǒng)芯片與系統(tǒng)之間進行優(yōu)化。”
SysMoore時代，芯片行業(yè)面臨著軟件復(fù)雜性、系統(tǒng)復(fù)雜性、能效、信息安全和功能安全以及產(chǎn)品上市時間這五大關(guān)鍵挑戰(zhàn)。這在HPC領(lǐng)域的體現(xiàn)尤為突出。
新思科技提供的業(yè)界最全HPC和數(shù)據(jù)中心解決方案，包含從芯片設(shè)計到實施部署、半導(dǎo)體IP、光互連，以及從芯片到軟件的驗證等領(lǐng)先技術(shù)，幫助開發(fā)者優(yōu)化設(shè)計方案，并提升設(shè)計效率。
“端到端的解決方案對客戶的支持更全面，能夠降低客戶的使用難度，更好更快地幫助客戶產(chǎn)品落地。”新思科技中國區(qū)副總經(jīng)理姚堯強調(diào)端到端解決方案的重要性。
全方位支持，也包括了新思科技能夠提供從系統(tǒng)設(shè)計到芯片實現(xiàn)的差異化服務(wù)團隊，最大化滿足客戶的所有差異化需求。
新思科技的專家顧問團隊可以為合作伙伴提供差異化的端到端服務(wù)咨詢方案，覆蓋從執(zhí)行專門任務(wù)、處理單個模塊到全芯片實現(xiàn)的 SoC 開發(fā)全流程。無論開發(fā)者是要將設(shè)計遷移到先進的 FinFET 工藝節(jié)點，還是從 ASIC 切換到 CoT 流程，新思科技都可以通過定制化的服務(wù)幫助合作伙伴更快地完成芯片開發(fā)工作。
高性能計算追求差異化，需要靈活的PPAL滿足
如同住戶對房子有各種功能需求，也不能跳不出房子最基本的屬性，在芯片行業(yè)這個基本屬性就是PPA（Power，Performance，Area）。為了滿足HPC用戶普遍的實時性需求，還得加上低時延（Latency）。
HPC和數(shù)據(jù)中心最重要性能之一就是算力，這也是AI和自動駕駛汽車快速發(fā)展的基石。機構(gòu)估算，訓(xùn)練ChatGPT5.0需要5萬張英偉達的H100計算卡，按照一機8卡算，對應(yīng)6250臺服務(wù)器，這相當(dāng)于一個中型數(shù)據(jù)中心的規(guī)模。
“算力就像是新時代的石油，推動著數(shù)智未來加速到來。但它不像石油資源取決于一個國家的誕生地，算力是一種可被生產(chǎn)出來的‘能源’。如果一個國家的算力基礎(chǔ)設(shè)施足夠好，算力就可以大量且低成本地生產(chǎn)出來。”姚堯做了一個形象的比喻，“如果一個國家能夠擁有足夠多的低成本的算力資源，就能充分解決藥物研發(fā)、天氣預(yù)報、疾病治療等科學(xué)文明發(fā)展的關(guān)鍵問題，最終推動該國家乃至整個地球向更高文明等級發(fā)展，這是算力發(fā)展最重要的意義。這對于整個科技行業(yè)的從業(yè)者來說，是一個非常令人激動的時代，孕藏著巨大的機會。”
那如何生產(chǎn)出HPC和數(shù)據(jù)中心客戶所需的高算力？
3DIC是高性能低功耗的最優(yōu)解
過去幾十年間，提高算力的主要方式是摩爾定律的演進。這種方式現(xiàn)在遇到了瓶頸，先進工藝不僅成本飆升而且技術(shù)難度指數(shù)級增長，而把芯片做大，良率也是不容忽視的挑戰(zhàn)。
于是，芯片行業(yè)轉(zhuǎn)向了3DIC。形象理解3DIC，就是以前的房子都是一層樓，要更大空間就需要增加房子的長度和寬度以增加面積（性能），而采用3DIC技術(shù)后，就可以從高度上增加房子的面積，也就是從2D到3D了。
“很早之前就有人提過2.5D的概念，但那時候摩爾定律一直在發(fā)展，業(yè)界沒有很強的動力發(fā)展2.5D芯片。現(xiàn)在摩爾定律的發(fā)展越來越緩慢，大家更有動力發(fā)展3DIC。”新思科技的工程師解釋道，“把大芯片做成幾個小芯片，然后堆疊在一起，不僅性能和良率都能做得更高，還能降低功耗。”
3DIC是提升HPC和數(shù)據(jù)中心芯片PPA的完美選擇，但是，設(shè)計3D芯片并非易事，芯片架構(gòu)要從2D升級到3D，然而芯片開發(fā)者過去已經(jīng)習(xí)慣了用自己熟悉的既定方法、工具和工作流來開發(fā)SoC，這對于難度和復(fù)雜度大幅增加的3DIC架構(gòu)來說容易出錯。
還有一個明顯的差異，2D芯片設(shè)計完成后交給封裝團隊相對簡單，但3D芯片對封裝的要求更加嚴格，架構(gòu)、設(shè)計、實現(xiàn)、IP創(chuàng)建/集成、封裝團隊都需要更緊密的協(xié)作。
目前，各種單點工具只能解決復(fù)雜的3DIC設(shè)計中細枝末節(jié)的難題，需要專為3DIC而生的工具。
新思科技3DIC Compiler正是為3DIC而生的統(tǒng)一芯片設(shè)計平臺，為3D可視化、路徑、探索、設(shè)計、實現(xiàn)、驗證及簽核提供了一體化的超高收斂性環(huán)境，全套的自動化功能可以降低設(shè)計的難度，減少迭代次數(shù)，縮短產(chǎn)品的上市時間。
其中的3D可視化，能夠?qū)?fù)雜的線路更清晰的呈現(xiàn)，不僅能讓開發(fā)者的設(shè)計更加直觀，效率更高，設(shè)計優(yōu)化也更好。
新思科技預(yù)計，2026年約20%的芯片系統(tǒng)將采用多裸晶芯片系統(tǒng)或3DIC技術(shù)，到2030年，這一比例將上升到40%。
借助3DIC Compiler，HPC芯片的PPA需求可以被滿足，低延遲需求就需要靠高速接口IP來解決。
最新高速接口IP解決I/O瓶頸
在HPC和數(shù)據(jù)中心領(lǐng)域特別強調(diào)低延遲的理由非常簡單，AI計算中數(shù)據(jù)搬移消耗的能耗遠高于計算，并且數(shù)據(jù)傳輸?shù)乃俣雀簧嫌嬎阈阅艿奶嵘琁/O已經(jīng)成為了發(fā)展瓶頸，這也是PCIe和以太網(wǎng)在AI爆發(fā)之后會快速迭代的直接原因。
接口IP一直都是新思科技的優(yōu)勢產(chǎn)品，作為半導(dǎo)體IP領(lǐng)域的全球領(lǐng)導(dǎo)者，新思科技總是能超前地布局新產(chǎn)品的研發(fā)。
新思科技IP工程師分享：“標準快速變化的時代，市場只需要PCIe5.0的時候，我到底做一個PCIe5.0還是生態(tài)還未成熟的PCIe6.0？這時候了解客戶的需求還不夠，還需要有行業(yè)遠見。”
在綜合評估了市場的需求之后，新思科技率先在業(yè)界推出了PCIe6.0 IP產(chǎn)品。除了產(chǎn)品定義的難題，還需要把產(chǎn)品做得足夠靈活才能適應(yīng)未來HPC和數(shù)據(jù)中心市場的需求。
“PCIe3.0的時代，做好產(chǎn)品客戶會主動來買。”新思科技IP工程師進一步解釋，“現(xiàn)在不一樣了，客戶應(yīng)用多樣化之后，速率也已經(jīng)不是唯一的評判標準。我們能做的就是提供可配置的IP，充分滿足客戶不同的需求。”
與PCIe一樣，以太網(wǎng)標準也在近幾年加速迭代。最新一代的以太網(wǎng)標準將可以提供224G的數(shù)據(jù)速率，為1.6T以太網(wǎng)的發(fā)展奠定基礎(chǔ)。
224G以太網(wǎng)的設(shè)計面臨著巨大的挑戰(zhàn)，由于數(shù)據(jù)中心內(nèi)前面板可插拔模塊的密度已經(jīng)接近極限，只剩下有限的空間可插拔光學(xué)模塊使用，設(shè)計224G以太網(wǎng)就需要有功耗等方面的獨特考量。
新思科技率先推出了224G以太網(wǎng)PHY IP，可以滿足不斷增長的高帶寬和低延遲要求，同時提供超過IEEE 802.3和OIF標準電氣規(guī)范要求的信號完整性和抖動性能。
在兼顧性能和低時延的同時，新思科技的HPC和數(shù)據(jù)中心解決方案也提供端到端高能效設(shè)計，覆蓋從架構(gòu)到簽核全過程的低功耗方案能夠滿足高性能計算和數(shù)據(jù)中心系統(tǒng)目標，基于新思科技獨一無二的Platform Architect，從架構(gòu)層面就能確定如何做功耗權(quán)衡，并加快設(shè)計進度。
新思科技可視化的3DIC Compiler、可配置的高速接口IP、覆蓋全流程低功耗解決方案，能夠滿足HPC和數(shù)據(jù)中心芯片的PPAL和差異化需求。但依舊面臨著芯片計復(fù)雜度增加，工作量加大，對芯片工程師要求更高的挑戰(zhàn)，AI將讓這些問題迎刃而解。
用EDA+AI魔法「打敗」復(fù)雜性難題
新思科技幾年前就率先在業(yè)界開始了EDA+AI方面的探索，并在今年推出了業(yè)界首個AI驅(qū)動型全棧式EDA解決方案Synopsys.ai，包含了設(shè)計空間優(yōu)化解決方案DSO.ai，驗證空間優(yōu)化解決方案VSO.ai，測試空間優(yōu)化解決方案TSO.ai，模擬與制造優(yōu)化解決方案。簡而言之，它是從設(shè)計到制造全流程的全套解決方案。
“HPC和數(shù)據(jù)中心的系統(tǒng)變得越來越復(fù)雜，參與設(shè)計的工程師越多，出錯的概率就越大。”新思科技工程師分享了AI技術(shù)與EDA工具融合的價值，“通過數(shù)據(jù)的訓(xùn)練，用AI去設(shè)計復(fù)雜的芯片效率更高，也能降低對人力的依賴，這在芯片人才緊缺的大環(huán)境下，AI+EDA的價值尤為明顯。”
目前，新思科技DSO.ai已經(jīng)實現(xiàn)超過270次商業(yè)流片。
測試流程用AI的價值也非常明顯。TSO.ai平均能夠降低20%-30%的測試成本。
“如果能將一顆芯片的測試時間從10秒減少到5秒，占用測試機臺的時間減少，成本隨之減少。”該工程師解釋。
從芯片生命周期出發(fā)，破除系統(tǒng)穩(wěn)定性難題
系統(tǒng)的復(fù)雜度越高，穩(wěn)定性就越容易出現(xiàn)問題。想要破除穩(wěn)定性的難題，最好的方式就是在芯片里裝上多個傳感器，就像是芯片房子里的“攝像頭”。
數(shù)據(jù)中心里有一個“未解之謎”——靜默數(shù)據(jù)丟失，也就是一份數(shù)據(jù)在數(shù)次復(fù)制之后丟失了，查詢系統(tǒng)日志也無法找到。這個問題的原因在業(yè)界一直沒有一個被廣泛可接受的解釋。
給芯片裝上傳感器，對芯片生命周期管理，不僅有助于找到靜默數(shù)據(jù)丟失的答案，還能提升數(shù)據(jù)中心從芯片到系統(tǒng)的穩(wěn)定性。
任何的半導(dǎo)體器件都會出現(xiàn)一些隨機的錯誤，這種隨機的錯誤沒辦法重現(xiàn)，而有了芯片內(nèi)部的傳感器，有利于收集異常數(shù)據(jù)。
芯片生命周期管理的價值當(dāng)然不限于此，傳感器能夠監(jiān)控芯片的運行環(huán)境，更容易發(fā)現(xiàn)芯片的問題，也能夠幫助下一代芯片的設(shè)計改進，提升復(fù)雜芯片和系統(tǒng)的穩(wěn)定性。
以前只有少數(shù)公司能夠高穩(wěn)定性的HPC產(chǎn)品，如今，新思科技的芯片生命周期管理解決方案（Silicon Lifecycle Management, SLM）可以將芯片設(shè)計、測試驗證、制造與部署的每一個階段所產(chǎn)生的大量數(shù)據(jù)加以連接并整合到統(tǒng)一平臺進行分析，優(yōu)化包括芯片性能、速度、量產(chǎn)良率、品質(zhì)管控以及上市時間等重要核心指標，從而幫助更多公司設(shè)計出性能更出色、穩(wěn)定性更佳、具有差異化優(yōu)勢的芯片產(chǎn)品。
芯片市場的變化，給EDA公司帶來了更多的挑戰(zhàn)，特別是在HPC和數(shù)據(jù)中心這樣對性能、延遲、穩(wěn)定性要求更為苛刻的領(lǐng)域，想要解決越來越復(fù)雜的系統(tǒng)級挑戰(zhàn)，只有從系統(tǒng)級出發(fā)，提供端到端的解決方案才能更好地應(yīng)對日益復(fù)雜的設(shè)計挑戰(zhàn)。
HPC的應(yīng)用早已不再局限在少數(shù)應(yīng)用領(lǐng)域，越來越多的HPC和數(shù)據(jù)中心的差異化需求之下，一旦硬件的能力跟上應(yīng)用需求，HPC市場將在短時間內(nèi)突變。新思科技是讓這場變革的最佳助攻，在充分了解客戶需求，洞見市場的基礎(chǔ)上，率先布局，提供全面的產(chǎn)品，著眼當(dāng)下也面向未來。雷峰網(wǎng)雷峰網(wǎng)(公眾號：雷峰網(wǎng))
雷峰網(wǎng)原創(chuàng)文章，未經(jīng)授權(quán)禁止轉(zhuǎn)載。詳情見轉(zhuǎn)載須知。
